PCLK・帯域計算ツール
解像度とフレームレートを入力すると、ピクセルクロックと要求されるインターフェース帯域が得られます — インターフェースやドライバ IC を確定する前に。
結果は初期設計段階のエンジニアリング概算です — 設計凍結前に必ずモジュールのデータシートでご確認ください。
PCLK = (H有効+Hブランク) × (V有効+Vブランク) × FPS。LVDS の実効帯域は 4 ペアのデータペアで各 7 ビット直列を仮定、MIPI DSI は非圧縮 RGB888 ビデオモードを仮定します。正確なブランキングはお使いの SoC のタイミングテンプレートをご利用ください。
FAQ
どのblanking値を使うべきですか？
blankingを0のままにすると、ツールは典型的な自動推定（水平10％、垂直5％）を適用します。量産では、SoCタイミングテンプレートの正確なporch値を使用してください。
これはMIPI DSIの帯域幅をカバーしますか？
はい。圧縮なしのRGB888ビデオモードを想定したMIPI DSIペイロードと、シングル／デュアルリンクLVDSを推定します。DSIのレーンとD-PHY計画は別ステップです。
PCLK・帯域幅計算機はいつ使うべきですか？
インターフェースやドライバICを決定する前に使ってください。解像度とフレームレートを入力すると、設計が満たすべきピクセルクロックとRGB・LVDS・MIPI帯域幅が得られます。
リンク符号化と lanes は帯域幅にどう関係するか？
ライン符号化はオーバーヘッドを加えます。8b/10b は 25% (×1.25)、128b/132b は約 3% (×1.03) のコストです。シリアルリンクは符号化レートを lanes に分割するため、4 lanes の MIPI DSI または eDP リンクは全体の約 4 分の 1 を lane あたりで伝送します。lane あたりのレートを PHY の上限 (MIPI DSI ≤1.5, eDP HBR2 ≤5.4, DP HBR3 ≤8.1 Gbps per lane) と比較してください。
タイミング・輝度・使用環境のご要望をお送りください — アプリケーションエンジニアが 24 時間以内に在庫型式とお見積りでご回答します。
RONEN に相談する →