Calculadora de PCLK e banda
Informe sua resolução e taxa de quadros para obter o clock de pixel e a largura de banda de interface exigida — antes de se comprometer com uma interface ou um driver IC.
Os resultados são estimativas de engenharia para dimensionamento inicial — confirme sempre com o datasheet do módulo antes de congelar o projeto.
PCLK = (Hativos+Hblank) × (Vativos+Vblank) × FPS. A carga LVDS assume 7 bits serial por par em 4 pares de dados; MIPI DSI assume modo vídeo RGB888 sem compressão. Para blanking exato, use o template de timing do seu SoC.
FAQ
Quais valores de blanking devo usar?
Se você deixar o blanking em 0, a ferramenta aplica uma estimativa automática típica de 10 por cento horizontal e 5 por cento vertical. Para produção, use os valores exatos de porch do seu modelo de timing SoC.
Isso cobre a largura de banda MIPI DSI?
Sim — estima a carga MIPI DSI assumindo modo de vídeo RGB888 sem compressão, mais LVDS de link simples e duplo. O planejamento de lanes e D-PHY para DSI é um passo separado.
Quando devo usar a calculadora de PCLK e largura de banda?
Use-a antes de se comprometer com uma interface ou CI driver: insira a resolução e a taxa de quadros para obter o clock de pixel e a largura de banda RGB, LVDS e MIPI que o projeto deve sustentar.
O que significam a codificação de enlace e as lanes para a largura de banda?
A codificação de linha adiciona overhead: 8b/10b custa 25 por cento (×1.25) e 128b/132b cerca de 3 por cento (×1.03). Os enlaces série dividem a taxa codificada entre as lanes, então um enlace de 4 lanes MIPI DSI ou eDP carrega cerca de um quarto do total por lane. Compare sua taxa por lane com o limite do PHY (MIPI DSI ≤1.5, eDP HBR2 ≤5.4, DP HBR3 ≤8.1 Gbps por lane).
Envie seus requisitos de timing, brilho ou ambiente — um engenheiro de aplicações responde em 24 horas com modelos em estoque compatíveis e uma cotação.
Fale com a RONEN →