Calculadora de PCLK y ancho de banda
Introduzca su resolución y frecuencia de imagen para obtener el reloj de píxel y el ancho de banda de interfaz que exige — antes de comprometerse con una interfaz o un driver IC.
Los resultados son estimaciones de ingeniería para un dimensionamiento inicial — confirme siempre con la ficha técnica del módulo antes de congelar el diseño.
PCLK = (Hactivos+Hblank) × (Vactivos+Vblank) × FPS. La carga LVDS asume 7 bits en serie por par en 4 pares de datos; MIPI DSI asume modo vídeo RGB888 sin compresión. Para un blanking exacto, use la plantilla de timing de su SoC.
FAQ
¿Qué valores de blanking debo usar?
Si dejas el blanking en 0, la herramienta aplica una estimación automática típica de 10 por ciento horizontal y 5 por ciento vertical. Para producción, usa los valores exactos de porch de tu plantilla de temporizado SoC.
¿Esto cubre el ancho de banda MIPI DSI?
Sí — estima la carga MIPI DSI asumiendo modo de vídeo RGB888 sin compresión, más LVDS de enlace simple y doble. La planificación de lanes y D-PHY para DSI es un paso separado.
¿Cuándo debo usar la calculadora de PCLK y ancho de banda?
Úsala antes de comprometerte con una interfaz o un IC controlador: introduce la resolución y la frecuencia de fotogramas para obtener el reloj de píxeles y el ancho de banda RGB, LVDS y MIPI que el diseño debe soportar.
¿Qué significan la codificación de enlace y las lanes para el ancho de banda?
La codificación de línea añade sobrecarga: 8b/10b cuesta 25 por ciento (×1.25) y 128b/132b unos 3 por ciento (×1.03). Los enlaces serie reparten la tasa codificada entre las lanes, así que un enlace de 4 lanes MIPI DSI o eDP lleva cerca de un cuarto del total por lane. Compare su tasa por lane con el límite del PHY (MIPI DSI ≤1.5, eDP HBR2 ≤5.4, DP HBR3 ≤8.1 Gbps por lane).
Envíe sus requisitos de temporización, brillo o entorno — un ingeniero de aplicaciones responde en 24 horas con modelos en stock compatibles y una cotización.
Hable con RONEN →