Avertissement : tous les résultats des outils sont des estimations techniques préliminaires, à titre de référence uniquement. Tous les paramètres de conception doivent être vérifiés avec les fiches techniques officielles et l'équipe d'ingénierie d'ODMLCD avant le prototype et la production en série. Cet outil décline toute responsabilité pour les décisions de conception directes ou indirectes fondées sur les résultats estimés.

Calculatrice PCLK et bande passante

Saisissez votre résolution et votre fréquence d’images pour obtenir l’horloge pixel et la bande passante d’interface requise — avant de vous engager sur une interface ou un driver IC.

Saisissez les valeurs et cliquez sur « Calculer ».
Résultat estimé uniquement — veuillez confirmer avec nos ingénieurs pour la conception finale.

Les résultats sont des estimations d’ingénierie pour un pré-dimensionnement — validez toujours avec la fiche technique du module avant le gel de la conception.

PCLK = (Hactifs+Hblank) × (Vactifs+Vblank) × FPS. La charge LVDS suppose 7 bits série par paire sur 4 paires de données ; MIPI DSI suppose un mode vidéo RGB888 sans compression. Pour un blanking exact, utilisez le template de timing de votre SoC.

FAQ

Quelles valeurs de blanking dois-je utiliser ?

Si vous laissez le blanking à 0, l'outil applique une estimation automatique typique de 10 pour cent horizontal et 5 pour cent vertical. Pour la production, utilisez les valeurs de porch exactes de votre modèle de timing SoC.

Est-ce que cela couvre la bande passante MIPI DSI ?

Oui — il estime la charge utile MIPI DSI en supposant un mode vidéo RGB888 sans compression, plus le LVDS à lien simple et double. La planification des lanes et du D-PHY pour DSI est une étape séparée.

Quand dois-je utiliser la calculatrice PCLK et bande passante ?

Utilisez-la avant de vous engager sur une interface ou un CI pilote : saisissez la résolution et la fréquence d'images pour obtenir l'horloge pixel et la bande passante RGB, LVDS et MIPI que la conception doit soutenir.

Que signifient le codage de liaison et les lanes pour la bande passante ?

Le codage de ligne ajoute un overhead : 8b/10b coûte 25 pour cent (×1.25) et 128b/132b environ 3 pour cent (×1.03). Les liaisons série répartissent le débit codé sur les lanes, donc une liaison de 4 lanes MIPI DSI ou eDP transporte environ un quart du total par lane. Comparez votre débit par lane à la limite du PHY (MIPI DSI ≤1.5, eDP HBR2 ≤5.4, DP HBR3 ≤8.1 Gbps par lane).

Envie de confronter ces chiffres à un module réel ?
Envoyez vos besoins en timing, luminosité ou environnement — un ingénieur applications répond sous 24 h avec des modèles en stock compatibles et un devis.
Parlez à RONEN →
Avertissement sur les outils d'ingénierie

Tous les outils intégrés à cette page fournissent uniquement des estimations techniques préliminaires. Aucun résultat calculé ne doit être considéré comme une spécification officielle, une norme de conception ou une base de production. Tous les paramètres de conception, de circuit, d'installation et de production liés à l'affichage doivent être confirmés par les fiches techniques officielles d'ODMLCD et par du personnel d'ingénierie professionnel. ODMLCD n'est pas responsable des décisions de conception, de modification, de production ou des pertes causées par les données de référence des outils.