PCLK·대역폭 계산기
해상도와 프레임레이트를 입력하면 픽셀 클록과 요구되는 인터페이스 대역폭이 나옵니다 — 인터페이스나 드라이버 IC를 확정하기 전에.
결과는 초기 설계용 엔지니어링 추정치입니다 — 설치 확정 전 반드시 모듈 데이터시트로 확인하세요.
PCLK = (H유효+H블랭크) × (V유효+V블랭크) × FPS. LVDS 실효 대역은 4 데이터 페어에 페어당 7비트 직렬을 가정하고, MIPI DSI는 무압축 RGB888 비디오 모드를 가정합니다. 정확한 블랭킹은 SoC 타이밍 템플릿을 사용하세요.
FAQ
어떤 blanking 값을 사용해야 하나요?
blanking을 0으로 두면 도구는 일반적인 자동 추정(수평 10%, 수직 5%)을 적용합니다. 양산에서는 SoC 타이밍 템플릿의 정확한 porch 값을 사용하세요.
이것은 MIPI DSI 대역폭을 다루나요?
예. 압축 없는 RGB888 비디오 모드를 가정한 MIPI DSI 페이로드와 싱글/듀얼 링크 LVDS를 추정합니다. DSI의 레인 및 D-PHY 계획은 별도 단계입니다.
PCLK 및 대역폭 계산기는 언제 사용해야 하나요?
인터페이스나 드라이버 IC를 결정하기 전에 사용하세요. 해상도와 프레임 레이트를 입력하면 설계가 감당해야 할 픽셀 클럭과 RGB·LVDS·MIPI 대역폭이 나옵니다.
링크 부호화와 lanes는 대역폭에서 무엇을 의미하나요?
라인 부호화는 오버헤드를 더합니다. 8b/10b는 25% (×1.25), 128b/132b는 약 3% (×1.03)의 비용이 듭니다. 직렬 링크는 부호화된 레이트를 lanes로 나누므로, 4 lanes MIPI DSI 또는 eDP 링크는 전체의 약 4분의 1을 lane당 전송합니다. lane당 레이트를 PHY 한계 (MIPI DSI ≤1.5, eDP HBR2 ≤5.4, DP HBR3 ≤8.1 Gbps per lane)와 비교하세요.
타이밍, 밝기, 사용 환경 요구 사항을 보내주시면 응용 엔지니어가 24시간 이내에 재고 모델과 견적으로 답변드립니다.
RONEN에 문의하기 →